JP5075394

Publication Title:

DIGITAL FILTER AND DIGITAL SIGNAL PROCESSING SYSTEM

Abstract:

Abstract of JP5075394

PURPOSE: To provide the digital filter with less number of components by adopting pipeline structure and multi-stage cascade connection between units in a direct type digital filter in which the building block unit is formed for each of several taps so as to solve a pipeline processing adaptability problems. CONSTITUTION: The direct digital filter whose building block unit consists of 8 taps comprising filters 5-1-5-8 is provided with pipeline registers 10, 11. Moreover, an output of a 10-input adder 8 is not the result of sum of 8 data but an output of the result on the way of arithmetic operation. Furthermore, the filter is provided with a data delay device 12 for phase matching to allow multi-stage cascade connection of the filters 5-1-5-8. As a result, the pipeline registers 10, 11 relax the gate delay stage number required for addition of the result of multiplication of all taps. Furthermore, since outputs of the adder 8 are two outputs on the way of arithmetic operation result, a carry propagation delay is eliminated. Moreover, the multi-stage cascade connection of the filters 5<-1>-5-8 is available, then the 8-tap digital filters are connected in cascade. As a result, the digital filter with less number of components is realized.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出額公開番号

特開平5-75394

(43)公開日 平成5年(1993)3月26日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	•	FI	技術表示箇所
H03H	17/06	Z	7259-5 J			
G06F	15/31	D	6798-5L			
H03H	17/02	н	7259-5 J			

審査請求 未請求 請求項の数5(全 11 頁)

(21)出顯番号	特顯平3-234582	(71)出顧人	000005821			
			松下電器産業株式会社			
(22)出顧日	平成3年(1991)9月13日		大阪府門真市大字門真1006番地			
		(72)発明者	崎山 史朗			
			大阪府門真市大字門真1006番地 松下電器			
		}	産業株式会社内			
		(72)発明者	丸山 征克			
			大阪府門真市大字門真1006番地 松下電器			
		181	産業株式会社内			
		(74)代理人	弁理士 小鍜治 明 (外2名)			
•						


(54)【発明の名称】 デイジタルフイルタ及びデイジタル信号処理システム

(57)【要約】

【目的】 FIR型ディジタルフィルタの直接型構成に おいて問題とされた、パイプライン処理の適合性やレイ アウト上の問題を解決し、従来より素子数の少ないディ ジタルフィルタを提供することを目的とする。

【構成】 直接型構成のFIR型ディジタルフィルタに おいて、数タップ毎の直接型ディジタルフィルタを構成 単位6とし、各構成単位間をパイプライン構造とし多段 従属接続し、かつ多入力加算の演算結果出力を演算途中 結果のまま各構成単位間を伝搬するディジタルフィルタ を構成する。

【効果】 従来の転置型構成のディジタルフィルタと比 校し、ゲート数、消費電力、チップ面積等を削減するこ とが可能となる。



1

【特許請求の範囲】

【蘭求項1】第1の入力データに対するn段の遅延器 と、前記n段目の遅延器の出力を配憶する第1のレジス タと、前配各遅延器の出力データと任意の係数とを乗算 するn個の乗算器と、前記n個の乗算器出力結果と外部 からの第2,第3の入力データとを加算する(n+2) 入力の加算器と、前配加算器の加算途中結果として記憶 する2本の第2,第3のレジスタとを有する、 n タップ ディジタルフィルタを第1の構成単位とし、前配構成単 位の第1のレジスタの出力を次段の構成単位の第1の入 10 カデータとし、前配構成単位の第2第3のレジスタの出 力を次段の構成単位の第2第3の入力データとすること により、前配構成単位をm個多段従属接続し、前配多段 従属接続された最終段の構成単位の第2第3のレジスタ の2個の出力を加算する加算器と、前配加算結果を納め る第4のレジスタとを備え、前記多段従属接続された初 段の構成単位の加算器への第3の入力データを0とする n×mタップディジタルフィルタ。

【請求項2】請求項1配載のn×mタップディジタルフ ィルタにおいて、m段目の構成単位の第1のレジスタの 20 出力を記憶する第5のレジスタを有する、n×mタップ ディジタルフィルタを第2の構成単位とし、前配第2の 構成単位の第5のレジスタの出力を次段の第2の構成単 位の第1の入力データとし、前記第2の構成単位の第4 のレジスタの出力を次段の第2の構成単位の第2の入力 データとすることにより、前配第2の構成単位を1個多 段従属接続するn×m×jタップディジタルフィルタ。

【請求項3】請求項1記載の第1の構成単位であるnタ ップディジタルフィルタにおいて、各タップ毎に、前段 タップ遅延器からの出力信号を入力とし、次段タップ遅 30 延器への入力信号として出力する遅延器と、前記遅延器 の出力データと任意の係数とを乗算する乗算器と、前記 乗算結果出力と前段タップからの和出力信号と桁上げ出 力信号を入力とし、次段タップの和入力信号と桁上げ入 カ信号として出力する全加算器群を有し、前配各タップ を最小構成単位とし、前記最小構成単位のn段従属接続 により構成される、n×mタップディジタルフィルタ。

【請求項4】第1の入力データに対するn段の遅延器 と、前配 n 段目の遅延器の出力を記憶する第1のレジス タと、前配各遅延器の出力データと任意の係数とを乗算 40 するn個の乗算器と、前配n個の乗算器出力結果と外部 からの第2の入力データとを加算する(n+1)入力の 加算器と、前配加算器の加算結果を配憶する第2のレジ スタとを有する、nタップディジタルフィルタを第1の 構成単位とし、前配構成単位の第1のレジスタの出力を 次段の構成単位の第1の入力データとし、前配構成単位 の第2のレジスタの出力を次段の構成単位の第2の入力 データとすることにより、前記構成単位をm個多段従属 按続するn×mタップディジタルフィルタ。

n×mタップディジタルフィルタの出力と、前記n×m タップディジタルフィルタの1番目 (0≤1≤n×m) の遅延器の出力とのどちらかを選択する選択器と、前記 選択器の出力を制御する制御回路とを有するディジタル 信号処理システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画像信号や音声信号等 のフィルタリングを行う、ディジタルフィルタ及びディ ジタル信号処理システムに関するものである。

[0002]

【従来の技術】FIR型のディジタルフィルタの構成に は以下に示す図9、図10の2通りの方法がある。

【0003】図9は直接型構成のnタップディジタルフ ィルタであり、1(1)~1(n-1)は遅延器、2(1)~2(n)は乗 算器、3(1)~3(n)は加算器である。

【0004】図10は転置型構成のnタップディジタル フィルタであり、1(1)~1(n-1)は遅延器、2(1)~2(n)は 乗算器、3(1)~3(n)は加算器である。

【0005】図9における直接型回路構成では、入力デ ータに遅延器1が入っている。それに対し図10におけ る転置型回路構成では、乗加算結果に遅延器1が入って 直接型の遅延器は入力データに対するものであ るが、転置型は乗算し加算された結果に対する遅延器で あるため、遅延器のピット幅は、乗算器の乗係数の分だ け転置型の方が大きくなる。従って、素子数の面では直 接型のほうが少なく有利である。

【0006】しかし直接型では、n個の乗算結果を1ク ロック内に加算することが困難であり、また上記演算を パイプライン処理すれば、レイアウト上の困難さを伴 う。つまり、直接型構成でタップ数の多いディジタルフ ィルタでは、各乗算結果を1クロック内にすべて加算す ることは不可能である。またレイアウト的にも、各乗算 結果を1カ所に集め加算することは、配線領域が多く、 フルカスタム設計ではかなり面倒で適切でない。

【0007】それに対し転置型では、1タップ分の乗加 算(積和)を基本単位として、規則的にアレイ上に並べ ることが可能である。また遅延器が、加算演算のパイプ ラインレジスタとしての役割も兼ねるため、パイプライ ン処理に適した構造となっている。したがって、索子数 が多いのにもかかわらず、従来よりカスタムチップのほ とんどが転置型を採用してきた。

【0008】また、FIR型のディジタルフィルタを用 いて波形等化システム等のディジタル信号処理システム を構築する際、転置型構成のディジタルフィルタを用い た場合、図11のようになる。

【0009】図11は転置型構成のnタップディジタル フィルタを用いた波形等化システムの構成例であり、1 (1)~1(a)と17(3)~17(a)は遅延器、2(1)~2(a)は乗算 【節求項5】 請求項1、2、3、4のいずれかに配載の 50 器、3(1)~3(a)は加算器、15は選択器、16は選択器15の 3

制御及び各タップの乗算係数等を制御する制御回路であ x

【0010】被形等化システム等のディジタル信号処理システムでは、各乗算係数が決定されるまで、ディジタルフィルタの出力ではなく、入力信号そのものを出力する機能を必要とする。その場合、入力信号の出力とディジタルフィルタ出力との位相を合わせなければならない。そのため転置型構成では、入力信号に対する位相合わせのための運延器17が必要となる。

【0011】 しかし直接型構成の n タップディジタルフ 10 ィルタを用いた波形等化システムでは、 図 8 のような構成例となる。 図 8 において、1(1)~1(n) は遅延器、2(1)~2(n) は乗算器、3(1)~3(n) は加算器、15は選択器、16 は選択器15の制御及び各タップの乗算係数等を制御する制御回路である。

【0012】図8と図11の構成例を比較してわかるように、図8では入力信号の出力とディジタルフィルタ出力との位相を合わせるための遅延器が、遅延器1群の途中から得られている。そのため転置型構成では必要であったフィルタ出力と入力信号との位相合わせのための遅迎器17群を必要としない。このようなディジタル信号処理システムを構成する場合、直接型構成はシステム全体を簡略化でき、さらに回路規模の点で有利となる。

[0013]

【発明が解決しようとする課題】上記で述べたように、 素子数の面で直接型が有利であるのにもかかわらず、パ イプライン処理の適合性やレイアウトの観点から、転置 型構成がとられてきた。

【0014】 このように転置型構成を採用してきたため、素子数の削減の点に於て限界があった。

【0015】本発明の目的は、ディジタルフィルタの構成において直接型構成を採用し、従来の転置型構成と比較し、不利であったパイプライン処理の適合性やレイアウト上の問題を解決し、素子数の少ない直接型構成のディジタルフィルタを提供することにある。

【0016】また本発明の他の目的は、従来より回路規模の小さいディジタル信号処理システムを提供することにある。

[0017]

【課題を解決するための手段】本発明の請求項1は、第 401の入力データに対するn段の遅延器と、前配n段目の遅延器の出力を配憶する第1のレジスタと、前配各遅延器の出力データと任意の係数とを乗算するn個の乗算器と、前配n個の乗算器出力結果と外部からの第2第3の入力データとを加算する(n+2)入力の加算器と、前配加算器の加算途中結果として配憶する2本の第2第3のレジスタとを有する、nタップディジタルフィルタを第1の構成単位とし、前配構成単位の第1のレジスタの出力を次段の構成単位の第1の入力データとし、前配構成単位の第2第3のレジスタの出力を次段の構成単位の 50

第2第3の入力データとすることにより、前記構成単位 をm個多段従属接続し、前記多段従属接続された最終段 の構成単位の第2第3のレジスタの2個の出力を加算す る加算器と、前配加算結果を納める第4のレジスタとを 備え、前配多段従属接続された初段の構成単位の加算器 への第3の入力データを0とするn×mタップディジタ ルフィルタ1を構成する。

【0018】本発明の請求項2は、上述のn×mタップディジタルフィルタにおいて、m段目の構成単位の第1のレジスタの出力を記憶する第5のレジスタを有する、n×mタップディジタルフィルタを第2の構成単位とし、前配第2の構成単位の第5のレジスタの出力を次段の第2の構成単位の第1の入力データとし、前配第2の構成単位の第2の入力データとすることにより、前配第2の構成単位を1個多段従属接続するn×m×」タップディジタルフィルタ2を構成する。

【0019】また本発明の請求項3は、上述の第1の構成単位であるnタップディジタルフィルタにおいて、各タップ毎に、前段タップ遅延器からの出力信号を入力とし、次段タップ遅延器への入力信号として出力する該遅延器と、前配該遅延器の出力データと任意の係数とを乗算する該乗算器と、前配該乗算結果出力と前段タップからの和出力信号と析上げ出力信号を入力とし、次段タップの和入力信号と析上げ入力信号として出力する該全加算器群を有し、前配各タップを最小構成単位とし、前配最小構成単位のn段従属接続により構成される、n×mタップディジタルフィルタ4を構成する。

【0020】また本発明の請求項4は、第1の入力デー30 夕に対するn段の遅延器と、前配n段目の遅延器の出力を記憶する第1のレジスタと、前配各遅延器の出力データと任意の係数とを乗算するn個の乗算器と、前配n個の乗算器出力結果と外部からの第2の入力データとを加算する(n+1)入力の加算器と、前配加算器の加算結果を配憶する第2のレジスタとを有するnタップディジタルフィルタを第1の構成単位とし、前配構成単位の第1のレジスタの出力を次段の構成単位の第1の入力データとし、前配構成単位の第2のレジスタの出力を次段の構成単位の第1の入力データとし、前配構成単位の第2の入力データとし、前配構成単位の第2の入力データとすることにより、前配構40 成単位をm個多段従属接続するn×mタップディジタルフィルタ3を構成する。

【0021】また本発明の請求項5は、上述のn×mタップディジタルフィルタ1~4の出力と、前配n×mタップディジタルフィルタの1番目 (0≤1≤n×m)の遅延器の出力とのどちらかを選択する選択器と、前配選択器の出力を制御する制御回路とを有する、ディジタル信号処理システム5を構築する。

[0022]

出力を次段の構成単位の第1の入力データとし、前配構 【作用】上配直接型ディジタルフィルタ1~3の構成 成単位の第2第3のレジスタの出力を次段の構成単位の 50 は、直接型構成のFIR型ディジタルフィルタにおい 5

て、数タップ毎の直接型ディジタルフィルタを構成単位 とし、各構成単位間をパイプライン構造とし多段従属接 続する構成を採ることにより、直接型構成では不利であ ったパイプライン処理適合性への問題を解決することが 可能となり、素子数の少ないディジタルフィルタを提供 することが可能となる。

【0023】また上配直接型ディジタルフィルタ4の構 成を採ることにより、ディジタルフィルタ1で生じるレ イアウト上の問題を解決することが可能となる。

【0024】さらに波形等化システム等を構築する時、 上記ディジタルフィルタ1~4を用い、ディジタル信号 処理システム 5 を構成することににより、従来より回路 規模の小さいディジタル信号処理システムを提供するこ とが可能となる。

[0025]

【実施例】図1に直接型の8タップディジタルフィルタ を構成単位とするディジタルフィルタの構成図を示す。 図2にこの構成単位をカスケード接続して得られる、6 4タップディジタルフィルタの全体構成図を示す。

【0026】図1と図2を用いて、本発明の請求項1に 20 結果は、遅延器13に記憶される。 基づくディジタルフィルタについて説明する。図1にお いて1(1)~1(8)は第1のデータに対する8段の遅延器、 2(1)~2(8) は各遅延器 1 の出力データと任意の係数とを 乗算する8個の乗算器、4(1)~4(8)は遅延器、5(1)~5 (8)は1タップディジタルフィルタ、8は8個の乗算器2 出力結果と外部からの第2、第3の入力データとを加算 する10入力加算器、10,11は加算器8の加算途中結果 として記憶する2本の第2,第3のレジスタからなる遅 延器、12は8段目の選延器1の出力を配憶する第1のレ ジスタからなる遅延器である。

【0027】図1の構成において従来の直接型ディジタ ルフィルタと比較し特徴的なことは、(1)8タップの 直接型ディジタルフィルタを構成単位とし、パイプライ ンレジスタ10と11をもつこと、(2)10入力加算器の 出力が、8個のデータの加算結果(1出力)ではなく、 演算途中結果(2出力)であること、(3)位相合わせ のためのデータ遅延器12を有し、8タップの直接型ディ ジタルフィルタ間の多段従属接続を可能としていること である。

【0028】 (1) のようなパイプライン構造を採るこ 40 とにより、全タップの乗算結果の加算に要するゲート遅 延段数を大幅に緩和し、また(2)により10入力加算 器に要する演算のゲート遅延段数をさらに緩和すること が可能となる。10入力加算器8の出力を演算途中結果 の2出力にすることによって、加算器のピット幅に対す る、桁上げ(carry)伝搬遅延がなくなる。また(3)に より、8タップディジタルフィルタのカスケード接続が 可能となる。このように演算途中結果を遅延器10と遅延 器11で記憶することと、8タップディジタルフィルタの

と他の2入力信号の加算を可能としている。

【0029】図2は図1の8タップディジタルフィルタ を8個カスケード接続して得られる、64タップディジ タルフィルタの構成例である。図2において6(1)~6(8) は図1に示す第1の構成単位となる8タップディジタル フィルタであり、9は構成単位を8個多段従属接続し、 多段従属接続された最終段の構成単位の第2第3のレジ スタの2個の出力を加算する加算器、13は加算器9の加 算結果を納める第4のレジスタとなる遅延器、14は8段 目の構成単位の第1のレジスタの出力を記憶する第5の レジスタとなる遅延器である。

[0030] 図2において、図1で示した構成単位の遅 延器12の出力を次段の構成単位の遅延器1(1)の入力信号 とし、遅延器10と11の出力を次段の構成単位の10入力 加算器8への入力信号とすることにより、図1で示す構 成単位の多段従属接続が可能となる。

[0031] 図2において、演算の途中結果のまま伝搬 されてきた2出力は、加算器9により最終的に加算さ れ、ここで初めて正規の演算結果が完成する。この演算

【0032】以上のように本発明の請求項1では、図1 で示すような8タップ直接型ディジタルフィルタを構成 単位とし、これを多段従属接続し、2出力のまま伝搬さ れた演算途中結果を図2で示す加算器9により最終的に 加算することにより、直接型の問題点であるパイプライ ン処理の適合性の問題を解消し、64タップ直接型ディ ジタルフィルタが完成する。

【0033】次に図2と図3を用いて、本発明の請求項 2に基づくディジタルフィルタについて説明する。図3 30 は図2の64タップディジタルフィルタを1つの構成単 位(1つのLSI)として、256タップのディジタル フィルタを構成した例である。図3において7(1)~7(4) は図2に示す64タップディジタルフィルタである。図 3において、図2で示した64タップディジタルフィル タの遅延器14の出力を次段の64タップディジタルフィ ルタの構成単位6(1)の遅延器1(1)の入力信号とし、遅延 器13の出力を次段の64タップディジタルフィルタの構 成単位6(1)の加算器8への入力信号とすることにより、 図2で示す64タップディジタルフィルタの多段従属接 統が可能となる。

【0034】図2の遅延器14は位相合わせのための遅延 器で、この遅延器14により、64タップディジタルフィ ルタ間の従属接続が可能となる。

【0035】次に図4と図5を用いて、本発明の請求項 3に基づくディジタルフィルタの10入力加算器の構成 について説明する。

【0036】図4において、図面の番号は図1と同じに してある。図4において、42(1)~42(8)は10×10乗算器 を表わし、乗算器2と遅延器4からなる。8(1)~8(8)

構成単位を採ることにより、乗算結果である8入力信号 50 は、図1における10入力加算器8の配置を表してい

る。8(1)~8(8)は20ビットの全加算器であり、各タッ プの1タップディジタルフィルタ毎にこれを含める。各 20ピットの全加算器より発生する、和出力(sum)と桁 上げ出力(carry)は次段のタップの20ビット全加算器 への入力となる。このように20ピット全加算器を各夕 ップに含めることにより、タップとタップ間をアレイ状 に並べることが可能となる。

【0037】図5を用いて、上述の10入力加算器8の 構成について、さらに詳しく説明する。図5は、図4の 10入力加算器8の配線構造を示したものであり、図5 10 において、8(1.1)~8(1.20)は図4での20ビット全加 算器8(1)の構成部品である。同様に8(2.1)~8(2.20)は 図4での20ビット全加算器8(2)の構成部品であり、同 様に8(8.1)~8(8.20)は図4での20ビット全加算器8 (8)の構成部品である。

【0038】前段の8タップ直接型ディジタルフィルタ から出力された和信号と桁上げ信号と図4の乗算器2(1) の乗算結果が、1タップ目の20ピット全加算器8(1)に* *入力され、和信号と桁上げ信号を出力する。この出力が 2タップ目の20ビット全加算器8(2)への入力信号とな る。以下同様に最終8タップ目の20ピット全加算器8 (8)より出力した和信号と桁上げ信号が、遅延器10、11 により記憶される。

【0039】図5に示すような10入力加算器の配線構 造を採り、図4に示すように各タップ毎に20ビット全 加算器8を含めることにより、タップとタップ間をアレ イ上に並べることが可能となり、アレイ状で簡単なレイ アウト構造とすることができる。

【0040】また20ピット全加算器8(8)より出力した 和信号と桁上げ信号を加算せず遅延器10、11により配像 することにより、20ビット全加算器のビット幅分の桁 上げ伝搬遅延がなくなるという効果もある。

【0041】 (表1) に従来の直接型構成法と転置型構 成法、及び本発明の各特徴を示す。

[0042]

【表1】

	直接型	西型	請求項1.4	請求項3
遅延器のピット幅	か	大	中	中
レイアウトのしやすさ	×	0	Δ	0
パイプライン処理の適合性	×	0	0	0

【0043】上記のような直接型構成とすることで、直 レイアウト上の問題を解決することができる。

【0044】次に図6と図7を用いて、本発明の請求項 4に基づくディジタルフィルタについて説明する。

【0045】クロックレートが遅く、図1に示す10入 力加算器8の伝搬遅延時間に余裕がある場合には、図6 に示す8タップ直接型ディジタルフィルタを1つの構成 単位とすることが可能である。図7にこの構成単位を力 スケード接続して得られる、64タップディジタルフィ ルタの全体構成図を示す。

[0046] 図6において1(1)~1(8)は遅延器、2(1)~ 40 2(8) は乗算器、4(1)~4(8) は遅延器、5(1)~5(8) は 1 タ ップディジタルフィルタ、3(1)~3(8)は2入力加算器、 10と12は遅延器である。

【0047】図6の構成では、8タップの直接型ディジ タルフィルタを構成単位としたパイプラインレジスタ10 を有し、また位相合わせのためのデータ遅延器12を有す ることで、8タップの直接型ディジタルフィルタ間の多 段従属接続を可能としていることを特徴とする。

【0048】2入力加算器3群は、結果として9入力の

加算器の伝搬遅延時間に余裕がある場合には、このよう 接型構成では不利であったパイプライン処理の適合性や 30 な構成も可能である。図1と比較し、遅延器11が省略で き、さらに図2における、2入力加算器9や、遅延器13、 14を減らすことができ、全体の回路規模が請求項1のデ ィジタルフィルタと比較し小さくなるという効果があ

> 【0049】次に従来用いられてきた転置型構成の64 タップディジタルフィルタとのゲート数の比較を行う。 ここでは、入力信号のピット幅を10ピット、乗算係数 のピット幅を10ピット、乗算結果出力を14ピットに まるめることとし、加算器は、桁あふれが起こらないよ うに20ピットとして比較する。

> 【0050】本実施例の図1及び図2に示す構成例の場 合、従来の転置型と比較し遅延器が210個削減され る。また本実施例の図6及び図7に示す構成例の場合、 従来の転置型と比較し遅延器が370個削減される。

> 【0051】乗算係数が10ピットの場合を示したが、 上記構成では乗算係数のピット幅が大きくなればなるほ ど、この効果がさらに顕著にあらわれる。

【0052】さらにこのようなディジタルフィルタを用 いて、波形等化システム等のディジタル処理システムを 加算器と同じ機能をもち、上述したように、この9入力 50 構築する場合、各乗算係数が決定されるまで、ディジタ

ルフィルタの出力ではなく、入力信号そのものを出力す る機能を必要とする。その場合、入力信号の出力とディ ジタルフィルタ出力との位相を合わせなければならな い。既に従来例の項で述べたように、転置型構成では、 入力信号に対する位相合わせのための遅延器17(図11 参照)が必要となる。

【0053】次に図8を用いて、請求項5に基づく、本 発明の直接型ディジタルフィルタを用いたディジタル信 号処理システムの構成について説明する。

【0054】本発明の直接型構成のnタップディジタル 10 フィルタを用いた波形等化システムでは、図8のような 構成例となる。図8において、1(1)~1(n)は遅延器、2 (1)~2(n)は乗算器、3(1)~3(n)は加算器、15は選択 器、16は選択器15の制御及び各タップの乗算係数等を制 御する制御回路である。

【0055】図8と図11の構成例を比較してわかるよ うに、図8では入力信号の出力とディジタルフィルタ出 力との位相を合わせるための遅延器が、遅延器1群の途 中から得られている。そのため転置型構成では必要であ ったフィルタ出力と入力信号との位相合わせのための選 延器群17を必要とせず、さらにシステム全体の回路規模 を縮小するという効果がある。

【0056】このようなディジタル信号処理システムを 構成する場合、本発明の直接型ディジタルフィルタ(請 求項1~4)を用いれば、システム全体を簡略化でき、 さらに回路規模の点で有利となる。

【0057】本発明の直接型ディジタルフィルタを用 い、図8に示す波形等化システムに応用した場合、さら に遅延器500個程度のゲート数が削減される。

【0058】上記実施例では8タップディジタルフィル 30 タを構成単位とした、64タップディジタルフィルタの 構成例を述べたが、クロックレートに合わせ、上配構成 単位のタップ数は拡張可能で、またこの構成単位をいく らでも従属接続できることはいうまでもない。

[0059]

【発明の効果】上述のようなディジタルフィルタを構成 することで、パイプライン構造に適さず、またレイアウ ト依存性のよくなかった直接型構成のディジタルフィル 夕を簡単に構成することが可能となり、従来の転置型構 成のディジタルフィルタと比較し、ゲート数、消費電 40 16 制御回路 カ、チップ面積等の点で有利となる。また上述の本発明

のディジタルフィルタを波形等化システム等のディジタ ル信号処理システムに応用した場合、システムを簡略化 でき、さらにその効果は顕著となり、その実用的効果は 大きい。

10

【図面の簡単な説明】

【図1】本発明の実施例の8タップディジタルフィルタ の構成図

【図2】本発明の実施例の64タップディジタルフィル 夕の構成図

【図3】本発明の実施例の256タップディジタルフィ ルタの構成図

【図4】本発明の実施例の8タップディジタルフィルタ のレイアウト構成図

【図5】本発明の実施例の8タップディジタルフィルタ の10入力加算器の配線図

【図6】本発明の実施例の8タップディジタルフィルタ の構成図

【図7】本発明の実施例の64タップディジタルフィル 夕の構成図

【図8】本発明のディジタルフィルタを用いたディジタ ル信号処理システムの構成図

【図9】FIR型ディジタルフィルタの直接型構成図

【図10】FIR型ディジタルフィルタの転置型構成図

【図11】転置型ディジタルフィルタを用いたディジタ ル僧号処理システムの構成図

【符号の説明】

1(1)~1(n-1) 遅延器

2(1)~2(n) 乗算器

3(1)~3(n) 加算器

4(1)~4(8) 遅延器

5(1)~5(8) 1タップディジタルフィルタ

6(1)~6(8) 8タップディジタルフィルタ

7(1)~7(4) 64タップディジタルフィルタ

8 10入力加算器

8(1)~8(8) 20ビット全加算器

8(1.1)~8(8.20) 1ピット全加算器


9 加算器

10~14 遅延器


15 選択器


17(3)~17(n) 遅延器

【図3】




【図10】







【図2】




[図7]




【図8】




【図9】



(図5)



[図6]



(図11)

